本申请涉及一种半导体器件及分压器，所述半导体器件包括第一和第二电阻器（R1、R2）。所述第一电阻器形成在第一衬底区（31）中并耦接在第一节点（21）与输出节点（N1）之间。所述第二电阻器形成在第二衬底区（32）中并耦接在所述输出节点（N1）与第二节点（22）之间。所述第一衬底区（31）耦接至具有第一电压（Vin）的所述第一节点（21）。所述第二节点具有第二电压（Vs）。所述第二衬底区（32）耦接至设置于所述第一电阻器中的分压节点（Nd）。本申请的半导体器件抑制了多个电阻器中的电阻值变化率差异。